(转)处理器架构、指令集和汇编语言，三者有何关系？

gzy123456789 · 发表于 2020-1-13 10:35:12

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

先给一个简略回答，下面再阐述理由。

1.处理器架构和处理器指令集的关系式什么？
答：没有特别的对应关系。采用x86指令集也可以用MIPS的微结构，MIPS的指令集也可以用在x86处理器的微结构上。

2.是否指令集决定了处理器的架构？
答：否。

3.MIPS属于处理器架构还是还是指令集的一种？
答：一般情况下说MIPS指的是MIPS指令集，如果要提及具体的处理器微结构，会说MIPS R4000，R10000等。

4.汇编语言的种类和处理器架构的关系？
答：没有特别的对应关系。见1.

先说汇编语言，比如 add r1, r2, r3

在不同的汇编语言里它有不同的意思，一个简单的区别是，它有可能是代表r1=r2+r3 , 也有可能是代表r3=r2+r1。

再说指令集架构（Instruction Set Architecture，ISA）

它规定了处理器如何识别这些汇编指令，以及如何与上层交互。例如说add r1, r2, r3，在某种指令集里面，1010代表add，所以这条指令的指令码部分就是1010，在有的指令集里面，0000代表add，所以同样的二进制串在不同的指令集下有不同的解读。

最后是处理器微结构（micro-architecture）

处理器识别了这些指令之后，如何执行这些指令就是微结构的事情。比如你可以设计三个加法ALU，在一个周期里面同时执行三条加法指令，也可以设计一个加法+两个乘法ALU，在一个周期里面同时执行一条加法+两条乘法指令。

选择什么样的微结构大体上不太受到上层指令集架构的影响，事实上现在各大指令集下所出现的微结构同宗同源，没有什么本质区别，x86可以弄顺序单发射，MIPS等指令集也可以走乱序四发射路线，反之亦然。RISC与CISC在Cortex-A8以上级别处理器里面没什么区别。

有一种情况下，指令集架构会影响到微结构中某些部分的设计，有一些指令集会规定一些特别的特性需要底层硬件支持，例如谓词执行（Predication Execution），以上面的add r1,r2,r3举个例子，这条指令谓词化过后可以变成 add r1,r2,r3 if r0!=0，意思是当r0不等于0时，这条add指令才生效。这种特性可以帮助编译器调度、削减不必要的分支指令，因此现在x86，ARM指令集都支持这个特性，这个特性会对OoO调度带来一些影响，但是并非本质区别。

吾要单片机 · 发表于 2020-1-13 16:52:30

楼主，微结构不包含取指令单元和译码单元吗？RISC与CISC的指令单元和译码单元差别很大吧。

gzy123456789 · 发表于 2020-1-14 15:20:32

上面转发讲述的是大概的，具体的话是包括Fetch unit和Decode unit的，还有EXE的和WB等单元，这个根据你设计的CPU的pipeline有多少级。但是取指、解码、执行三个过程构成一个CPU的基本周期。RISC与CISC的指令单元和译码单元差别是很大的，基于不同指令集的CPU的取指单元和译码单元等是不同的，各单元首先是根据所支持的指令集来设计的。

我也是刚开始学习，哈哈一起加油。