设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › 帮我看看测试模块

1 23 / 3 页

返回列表发新帖

楼主: greycat

帮我看看测试模块

发表于 2003-9-4 09:10:25 | 显示全部楼层

帮我看看测试模块

我觉得问题出在half_clk half_clk(.reset(reset),.clk_in(clk),.clk_out(clk_out));
估计就象bravelu说的是类型不匹配。
强烈建议写成testbench的形式。

回复支持反对

使用道具举报

发表于 2003-9-4 09:46:38 | 显示全部楼层

帮我看看测试模块

建议不要直接修改，让大家看到整个改的过程

回复支持反对

使用道具举报

1 23 / 3 页

返回列表发新帖

关闭

站长推荐 /1

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-8-13 23:02 , Processed in 0.014041 second(s), 3 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表