在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1791|回复: 2

[求助] 全差分DCOC反馈回路的疑问

[复制链接]
发表于 2019-12-31 17:48:26 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
本帖最后由 C_Spectator 于 2019-12-31 17:49 编辑

DCOC反馈回路接法如图1

使用cadence理想库里的opamp(增益10000,增益带宽积10M,只设置了这两项)搭成全差分的结构如图2,电路整体输出瞬态仿真结果如图3,证明该结构有消除直流偏移的作用

自己搭了个简单全差分运放如图4,接入电路后电路整体输出瞬态仿真结果如图5,单个支路的信号大幅上下摆动(图5左),差分信号如图5右

对全差分运放研究不深,自己搭的结构只仿真了增益和相位两项,如图6是全差分运放单个支路输出的仿真结果

疑问:
反馈回路的相位裕度是足够的>>60°(研究不深,对该结构稳定性的判断只了解从运放开环相位裕度进行分析),为什么输出结果和理想运放差别这么大?是全差分运放设计中忽略了什么让输出结果变差这么多?
请大佬指教
0.png
1.png
2.png
3.png
4.png
5.png
发表于 2021-1-8 23:37:47 | 显示全部楼层
哪位大佬有结果的吗?
发表于 2024-10-24 16:25:08 | 显示全部楼层
问一下,你这个两个图是怎么仿真的啊
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-29 06:24 , Processed in 0.016720 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表