设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › FPGA设计中跨时钟域的同步设计问题
123456
返回列表 发新帖
楼主: zhouzhiping849

FPGA设计中跨时钟域的同步设计问题

[复制链接]
魏志鹏
发表于 2011-10-12 15:17:41 | 显示全部楼层
下来看看
回复 支持 反对

举报

luoxs2008
发表于 2012-4-13 22:52:53 | 显示全部楼层
还是这篇靠谱
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

微尘770021
发表于 2012-5-4 16:08:16 | 显示全部楼层
果断下载，谢谢LZ
回复 支持 反对

举报

lmin
发表于 2013-6-6 15:53:14 | 显示全部楼层
看看先~
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

jsls0701
发表于 2014-8-21 15:28:57 | 显示全部楼层
好东西啊~
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

小小蜗牛
发表于 2014-8-22 18:57:52 | 显示全部楼层
看看是不是有用
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

青城山下
发表于 2014-8-22 21:50:41 | 显示全部楼层
好东西
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

myskymyfly
发表于 2014-9-17 16:41:55 | 显示全部楼层
谢谢分享，学习学习
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

rocketqq
发表于 2015-3-17 15:45:56 | 显示全部楼层
内容看看
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

123456
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-1 01:03 , Processed in 0.025727 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表