在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: zhouzhiping849

FPGA设计中跨时钟域的同步设计问题

[复制链接]
发表于 2009-1-9 00:34:54 | 显示全部楼层
非常感谢
发表于 2009-1-19 23:06:34 | 显示全部楼层
谢谢,不错的好东西
发表于 2009-10-2 20:58:16 | 显示全部楼层
谢谢楼主!
发表于 2009-10-6 11:41:16 | 显示全部楼层
ddddddddddddddddd
发表于 2009-10-6 21:29:31 | 显示全部楼层
Thanks for sharing !
发表于 2010-3-5 11:13:03 | 显示全部楼层
谢谢楼主分享
发表于 2010-4-13 19:16:38 | 显示全部楼层
我谢谢你了........
发表于 2011-2-10 13:35:56 | 显示全部楼层
谢谢楼主分享
发表于 2011-2-12 00:08:46 | 显示全部楼层
Good, it's great.
发表于 2011-2-21 00:25:14 | 显示全部楼层
thanks a lot
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-1 00:37 , Processed in 0.027181 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表