Veriloga extract falied

jx2016 · 发表于 2023-8-10 14:51:29

所以解决办法是什么呢

Sxiaojie · 发表于 2023-8-27 10:50:19

chuchu0701 发表于 2021-1-14 10:18
解決搂謝謝

所以怎么解决的，可以分享下吗，完善下这个帖子

卢本伟牛逼 · 发表于 2023-9-15 09:46:34

我遇到这个问题，后来发现是module名字写错了和电路对应不上。。。。这么推断这个error是由于代码写错导致的？仅供参考

camilkappa411 · 发表于 2024-2-22 16:36:27

我遇到的这个问题，结果问题居然是档案路径上有invalid syntax. e.g. smic-xxnm(OA)/... 把路径上有非法的"-" 及"()"改掉就可以正常运行了

pencher · 发表于 2024-7-10 11:07:47

换virtuoso 版本为 ICADV

[求助] Veriloga extract falied