在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
12
返回列表 发新帖
楼主: maws

[讨论] 时钟分频的方法

[复制链接]
发表于 2021-6-23 23:31:33 | 显示全部楼层


andywang3791 发表于 2021-6-23 05:36
Jake,对于后面的clockgate分频,在做FPGA原型验证上如何处理,如果想要保留分频功能的话

...



FPGA一般有少数几个专用的模块实现clock gating,例如Xilinx BUFGCE,要查一下FPGA的手册。 抱歉,我有很多年没碰FPGA了,所知有限。

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-27 15:24 , Processed in 0.012491 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表