inverter Vhigh 不足

minghao

各位好！
请教一个问题。 刚刚拿回我设计的ic，正在测量。其中一部分ic是产生clock信号。 我把一部分信号拿出来测试他们的相位关系。 输出前， 我在IC上用一系列串联的inverter（尺寸逐级增大）导出。 clock工作频路是2GHz附近。所有电路都是0-1.2V。输出端没有blocking capacitor。

拿到IC后， 我把IC粘到pcb上然后用wirebonding 链接上pad， 然后通过50ohms SMA 到示波器。 示波器显示：相位关系以及波形正确， 但时钟的 Vhigh 本应该是1.2V， 实际上却是0.95V。 我认为我的Vdd 给的网格挺充足的， 不应该有这么大的IR drop. 我试着减少电源电压到0.8V*（减了0.4V）， 电路输出波形似乎也减少了0.4V (现在是0-0.6V 左右)

请教各位有没有以前遇到这种请款， 有什么好的建议？

多谢！

victor0o0

50欧姆的terminal电阻，你仿真加上了吗？

minghao

...... 这。。。。没有。。。 加上就对了。。。。
但我有一个后续问题。 示波器上如果不用50 Ohm 而用1M Ohm, 示波器上时钟信号就都乱了。我觉得是阻抗不匹配导致的震荡。 但是仿真的时候， 我加一个 1M Ohm loading, 波形还是很好。 请问是什么原因？