仿真传输门关不断是正常的吗？

摩卡咖啡 · 发表于 2019-11-1 19:42:00

本帖最后由摩卡咖啡于 2019-11-1 19:46 编辑

如图，简单的npmos传输门，当PMOS端给1，nmos给0，两个mos管截止，但是传输门关断后，输出那边还是有电压，而且会跟着输入变化，是什么原因？电阻分压？可这样关断后还有电压这样不会影响结果吗？Spectre和Hspice都是这样。

jzr1989 · 发表于 2019-11-1 19:42:01

这是浮空电压，

a56142304 · 发表于 2019-11-27 10:08:02

你这为什么输入是0输出还有电压啊

摩卡咖啡 · 发表于 2022-3-21 12:29:04

之前的一个问题，一个是悬空的电压不准，可以加个电阻看一下。
还有一种情况就是，仿真pvt，给的vin要vin≤vdda，不然pmos的vsub<vs或vd，nwell会导通漏电，也会出现传输门关不断的情况。

jarvis_min · 发表于 2022-6-25 23:01:56

关断没有驱动，应该是高阻态，至于这个高阻态电压是多少，这个和仿真器相关吧

粉豆C · 发表于 2024-2-28 10:18:32

我也遇到了这个问题，请问楼主后面是怎么解决的呀

BrianLyx · 发表于 2024-2-28 10:24:57

4楼正解

摩卡咖啡 · 发表于 2024-3-1 22:10:49

仿真开关的阻抗可以这么仿真，相对好操作，挂电阻的仿真，要调整好阻值，让流到电阻的电流比漏电电流大的多之类的，才能保证算的准确。文件里的方法，要注意先sweep不同压差的阻抗是否有差异，也可也对比下电阻方法看看阻抗是否一致，多对比一下

YZGL0416 · 发表于 2025-2-20 16:26:02

粉豆C 发表于 2024-2-28 10:18
我也遇到了这个问题，请问楼主后面是怎么解决的呀

请问你是怎么解决的呢

[求助] 仿真传输门关不断是正常的吗？

最佳答案

浏览过的版块

站长推荐 /2