设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › Analog/RF IC 设计 › Analog/RF IC 设计讨论 › 模数混合仿真 spectreverilog报错
返回列表 发新帖
查看: 1667|回复: 4

[求助] 模数混合仿真 spectreverilog报错

[复制链接]
liuke1
发表于 2019-11-1 13:30:10 | 显示全部楼层 |阅读模式
150资产
本帖最后由 liuke1 于 2019-11-5 20:37 编辑


584faa93ba6387099e237aa4070b255.png
10ba7b189e28ca3f82c94bc36fb493e.png
回复

举报

liuke1
 楼主| 发表于 2019-11-1 14:01:01 | 显示全部楼层
帮帮忙啊

EETOP创芯人才网简历投递入口
回复

举报

liuke1
 楼主| 发表于 2019-11-3 14:18:09 | 显示全部楼层
没有大佬能回答一下吗？
回复

举报

a56142304
发表于 2019-11-27 10:11:21 | 显示全部楼层
最后不是写内存不足嘛
回复

举报

liuke1
 楼主| 发表于 2019-11-28 13:12:34 | 显示全部楼层


a56142304 发表于 2019-11-27 10:11
最后不是写内存不足嘛


问题已解决，是代码的问题
EETOP创芯人才网简历投递入口
回复

举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-5 21:55 , Processed in 0.018988 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表