BiasPG pin在NWEL上，ICC write_verilog 怎么导出来

flyloop · 发表于 2020-1-13 15:17:44

haoshiyang 发表于 2020-1-13 14:48
搞定了要自己derive_pg一下就行了

如果用 derive_pg_connection -power_net XXX -power_pin [get_object_name [get_flat_pin */VNW -all]
会提示bias不是power pin，连不上的。

haoshiyang · 发表于 2020-1-13 16:22:21

直接derive_pg_connections -power_pin VNW -power_net XXX -reconnect

haoshiyang · 发表于 2020-1-13 16:23:33

flyloop 发表于 2020-1-13 15:17
如果用 derive_pg_connection -power_net XXX -power_pin [get_object_name [get_flat_pin */VNW -all]
...

直接derive_pg_connections -power_pin VNW -power_net XXX -reconnect

flyloop · 发表于 2020-1-13 18:11:53

谢谢楼主，你这个方法可行的。
但再问一句，多个power domain的话， vnw应该连不同电压吧，所以我最后还是用了脚本，先找出每个cellVDD上的电源，然后在derive_pg到这个cell的VNW上。有点傻，运行时间也长

haoshiyang · 发表于 2020-1-14 08:17:27

flyloop 发表于 2020-1-13 18:11
谢谢楼主，你这个方法可行的。
但再问一句，多个power domain的话， vnw应该连不同电压吧，所以我最后还 ...

理论上VNW都应该是常开的，保证power domain关断的时候出现不必要的泄露电流好像，所以用一个命令应该是可以的！具体你可以查查看有没有相关资料说明，可以一起分享学习下！

fangwang85 · 发表于 2020-1-14 08:53:05

学习了 mark 一下

optihack · 发表于 2020-8-12 15:42:27

flyloop 发表于 2020-1-13 14:02
icc里没有connect_pg_net
是版本问题吗？

connect_pg_net 是ICC2
derive_pg_connection是 ICC

fangwang85 · 发表于 2020-8-12 15:54:06

haoshiyang 发表于 2020-1-14 08:17
理论上VNW都应该是常开的，保证power domain关断的时候出现不必要的泄露电流好像，所以用一个命令应该是 ...

那就是将所有的nw都连接到一个always on的power net上？

fangwang85 · 发表于 2020-8-12 16:13:22

haoshiyang 发表于 2019-10-29 14:34

set_design_attributes -elements {.} -attribute enable_bias true 这个可以打开bias pg选项

fangwang85 · 发表于 2021-1-20 17:00:34

haoshiyang 发表于 2020-1-14 08:17
理论上VNW都应该是常开的，保证power domain关断的时候出现不必要的泄露电流好像，所以用一个命令应该是 ...

请教下， NW 都连接always on power net的话，tap cell是不是只能用FILLBIASNWLERM , 然后用 power strap 将这些tap cell的 VIA连接一起，对吗

[求助] BiasPG pin在NWEL上，ICC write_verilog 怎么导出来