|
|
马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。
您需要 登录 才可以下载或查看,没有账号?注册
×
FPGA芯片为K7 325T -2,通过4x 3.125gbps的SRIO连接到IDT_CPS-1848 switch芯片。
SRIO IP CORE 版本为4.1,想通过maintenance接口访问和设置IDT1848的CSR,
FPGA的SRIO设置为host , master enable.
SRIO 的MAINTENANCE接口地址位宽为32位,其中高8位【31:24】为hop count计数,
现在当地址位最高8位设置为8‘h00时,通过SRIO的maintenance接口可以K7内部CSR进行正确读写操作,
但是当地址位最高8位设置为8'h01时,即hop count为0时,地址位【23:0】设置为24’h00_0000,想要读取idt-1848的 device identity CAR时,
maintenance读数据接口无响应,请问有没有调试过IDT SWITCH系列的大神有遇到过这种情况?是怎么解决的?
|
|