在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
12
返回列表 发新帖
楼主: gm-cfiltersz

[求助] SAR ADC 有 offset 原因

[复制链接]
发表于 2019-12-4 20:59:42 | 显示全部楼层
有可能是输入信号的地和adc的地有偏差导致
发表于 2020-12-10 23:38:32 | 显示全部楼层
问题找到根源了吗,遇到了类似的情况
发表于 2020-12-12 10:04:06 | 显示全部楼层


kyxdxd 发表于 2020-12-10 23:38
问题找到根源了吗,遇到了类似的情况


ADC的内部地与PCB板级的外部地不一致,也就是说ADC内部的参考地要比PCB上的参考地要高。这就导致IR Drop会吃掉一部分输入信号。R来自于ADC地走线寄生,地绑线电阻,PCB地线电阻。这些电阻总和处于几百毫欧,严重的可能上欧姆。I是ADC工作时的电流,一般来说电源越高I会越大,所以IR Drop会和电源电压相关,在一定程度上由此引入的offset也会和电源电压正相关,电源电压越高offset越大。
发表于 2022-7-1 14:07:26 | 显示全部楼层
楼主找到问题了没有?我也是类似的问题
发表于 2023-1-29 09:54:15 | 显示全部楼层
请问楼主最后如何解决这个问题的?
发表于 2023-11-16 14:54:18 | 显示全部楼层


ZX25R 发表于 2023-1-29 09:54
请问楼主最后如何解决这个问题的?


我也遇到了类似问题,您解决了吗?
发表于 2023-11-17 17:31:26 | 显示全部楼层
输入是op做buf进去的吗?有无可能是这个op的offset影响呢?
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-4-27 22:13 , Processed in 0.022367 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表