关于ADC在cadence中进行FFT时一个参数设置的疑问。

JOKER2333 · 发表于 2019-9-15 20:35:00

上图是我自己写的一个理想的ADC和一个理想的DAC。电源电压=1.1V，在理想10bitADC的输入端输入一个sin波形，频率为 781.25k Hz，DC= 550mV，Amplitude= 500mV。时钟输入为 50M Hz，高电平为1.1V。然后输出和理想10bitDAC相连，对DAC输出进行FFT变换。但是我对FFT中参数Peak. Sat Level的设置有一些疑问。也看了帮助手册，但是还是没能明白应该怎么设置。
下面两个图片是我分别赋予不同的值时，有效位数的计算结果也不相同。

Peak. Sat Level到底是指输入电压的峰值电压？
还是指ADC的参考电压？
还是指输入信号的峰峰值？
亦或者都不是？
希望有知道的大神可以给我解答一下。

JOKER2333 · 发表于 2019-9-15 20:35:50

自己顶一顶

远上寒杉 · 发表于 2019-9-16 15:14:07

点右上角的问号，搜“Peak Sat. Level”就能看到说明。

JOKER2333 · 发表于 2019-9-16 21:35:48

远上寒杉发表于 2019-9-16 15:14
点右上角的问号，搜“Peak Sat. Level”就能看到说明。

看了帮助，还是没能理解。您知道吗？知道的话能告知一下吗？

烧饼 · 发表于 2021-5-21 15:21:44

请问楼主这个DFT使用calculator做的吗

SEU_Bear · 发表于 2021-8-12 09:28:00

楼主，你现在懂了吗，我也有这个疑问。

JOKER2333 · 发表于 2021-8-12 19:52:06

烧饼发表于 2021-5-21 15:21
请问楼主这个DFT使用calculator做的吗

是的。

JOKER2333 · 发表于 2021-8-13 22:18:19

SEU_Bear 发表于 2021-8-12 09:28
楼主，你现在懂了吗，我也有这个疑问。

不懂。。。

Biu特锆 · 发表于 2022-4-19 17:33:19

在手册里写的是峰峰值的一半

[求助] 关于ADC在cadence中进行FFT时一个参数设置的疑问。

站长推荐 /1