set_output_delay -min -0.1

Cactuszhang · 发表于 2019-8-22 08:41:16

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

大家好，一直不理解为什么set_output _delay -min 设为负值，求解，谢谢！

A1985 · 发表于 2019-8-22 11:47:24

这样chip输出就会多加dly。。。保证hold 》=0。。

Cactuszhang · 发表于 2019-8-22 12:42:56

A1985 发表于 2019-8-22 11:47
这样chip输出就会多加dly。。。保证hold 》=0。。

能不能说hold我只需要到min 0.3就可以了，没有必要min -0.1?

加太多delay不也冗余吗？

另外请教，min -0.1只是为了hold加delay，负值大小的选择怎么考虑？谢谢！

A1985 · 发表于 2019-8-22 13:37:39

余量，保守、外面芯片的要求~~

Cactuszhang · 发表于 2019-8-22 16:40:01

A1985 发表于 2019-8-22 13:37
余量，保守、外面芯片的要求~~

外面咋会有负值的要求呢？

mila07 · 发表于 2021-6-16 14:26:49

Cactuszhang 发表于 2019-8-22 16:40
外面咋会有负值的要求呢？

比如芯片驱动信号来连接sdram进行数据传输，而sdram的CLK对CAS信号需要1.1ns的hold time。
那么芯片输出的cas相对输出的clk的延时就需要大于1.1ns，否则hold会违例，
相应的命令就是set_output_delay -min -1.1 -clock SDRAM_CLK [get_ports PAD_CAS]

[求助] set_output_delay -min -0.1

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

站长推荐 /2