设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › Analog Layout（版图） › Layout讨论区 › 版图中有两个地，怎么避免LVS混淆
12
返回列表 发新帖
楼主: 1029292401

[求助] 版图中有两个地，怎么避免LVS混淆

[复制链接]
发表于 2019-8-21 09:28:44 | 显示全部楼层
T家有psub2这个layer  框上就行
回复 支持 反对

举报

x_logen
发表于 2019-8-21 11:24:21 | 显示全部楼层
  用的哪家工艺  SMIC的是 SUBD layer
回复 支持 1 反对 0

举报

Miya.huang
发表于 2019-8-21 13:42:52 | 显示全部楼层
psub2 之类的识别层
回复 支持 反对

举报

wojiaomeitounao
发表于 2019-9-5 16:35:55 | 显示全部楼层
单纯让LVS识别不同地的话，每家foundry都会有自己的mark层定义的  ，包上那一层就可以了
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

yangheSDUT
发表于 2020-2-26 17:58:03 | 显示全部楼层
DNWELL了解一下
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

12
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-29 11:47 , Processed in 0.016891 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表