在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2541|回复: 7

[求助] 求助大佬,milkyway产生Fram出问题

[复制链接]
发表于 2019-7-10 20:26:30 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
我自己画了一个与非门版图(带混淆和虚拟孔的,和标准单元等高不等宽)DRC,LVS,电路图前仿,版图后仿都没问题!!!!
但milkyway的时候Fram文件在icc里打开是空白的,就当中一行红字
milkyway报错说输出端Z和vdd短路或M1-M9都不存在(选不选overwrite分别对应这2个error)
lvs,后仿过了,肯定不是版图真的错了短路,那是哪里不对导致的,求大神解答啊,各种试了半个多月了没解决
用的是65nm工艺


                               
登录/注册后可看大图


发表于 2019-7-10 22:32:01 | 显示全部楼层
map文件对吗?
 楼主| 发表于 2019-7-11 09:21:39 | 显示全部楼层


应该是对的,其他map连Fram的文件夹都无法产生
发表于 2019-7-11 13:34:53 | 显示全部楼层
lef文件自己提取的?
 楼主| 发表于 2019-7-11 15:35:07 | 显示全部楼层


kevin_zlm 发表于 2019-7-11 13:34
lef文件自己提取的?


对,自己用Abstract提的,应该不是流程有问题,仿标准单元结构画的版图一套流程下来是没问题的,混淆的DCVS逻辑的那个大些的版图就报错
发表于 2019-7-11 15:58:46 | 显示全部楼层


浣染雪寂 发表于 2019-7-11 15:35
对,自己用Abstract提的,应该不是流程有问题,仿标准单元结构画的版图一套流程下来是没问题的,混淆的DC ...


你可以打开milkyway库里的cell,在它报短路的地方看看。
发表于 2019-7-11 17:26:53 | 显示全部楼层
那就是abstract转lef有问题
发表于 2020-9-15 15:04:02 | 显示全部楼层
最下面那个layer mapping文件是哪里来的啊
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-1-11 10:50 , Processed in 0.024354 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表