设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › 约束

发新帖

查看: 1993|回复: 1

约束

发表于 2007-11-22 19:06:37 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

set_output_delay $output_delay -clock clk [all_outputs]
all_outputs有的是组合逻辑的输出，不是reg.q端。那output_delay对组合逻辑输出有什么作用？
output_delay 定义是相对一个时钟而言,一直很困惑,期待解答

相关帖子

回复

发表于 2007-11-23 22:58:22 | 显示全部楼层

建议你看看data path怎么定义的

[ 本帖最后由 fourrivers 于 2007-11-23 22:59 编辑 ]

EETOP创芯人才网职位发布入口

回复支持反对

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /2

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-5-15 01:03 , Processed in 0.023097 second(s), 8 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表