FPGA时序约束参数设置

fuxiaolicaicai

在使用vivado时序约束向导的时候，进行I/O约束的时候发现需要填入以下几个参数：
tco_min,tco_max,trce_dly_min,trce_dly_max，但是这几个参数我在芯片的datasheet上并没有查到，在网上找资料是这么说的：

                 tco_min与tco_max来自输入fpga芯片的datasheet。（我们需要从clock/data skew or data setup/hold times 转换出来。）                 trce_dly_min/trce_dly_max 来自pcb板延迟。（此延迟很难提前预知。）
不知道tco的计算公式是什么，另外trce_dly一般是要设置为多少呢.有人知道能指点一二吗，实在是困惑好多天，在线等

fuxiaolicaicai

自己顶一下，希望有人解答

himingway

谢谢分享

424202632

trace delay要根据走线长度来计算，根据板材选择传播速度，可以用90%光速来近似，除以长度。

fuxiaolicaicai

424202632 发表于 2019-6-10 20:17
trace delay要根据走线长度来计算，根据板材选择传播速度，可以用90%光速来近似，除以长度。 ...

是不是没有绘制PCB板这个参数就没法知道了呢？

sutaotao2001

Tco 是触发器建立稳定输出需要的时间。 Datasheet 应该可以找到 Tco min, Tco max

sutaotao2001

如果埋在板内的走线 按1/2光速来估计时延

cafodm

这个我感觉是说上一级的FF的tco，你应该去查上一级芯片的tco。trce_dly需要根据线长线宽和PCB板材质估算。

424202632

fuxiaolicaicai 发表于 2019-6-11 08:28
是不是没有绘制PCB板这个参数就没法知道了呢？

一般走线不会很长，可以估算，按楼下那位兄弟的速度估算方法delay=0.1/150000000=6.67e-10≈0.67ns.板子走线10cm已算比较长了。真要准确计算是很复杂的，要考虑介电常数，线宽间距等因素。