求助，LVS的时候Source netlist references but does not define 1 subckt: mom_2t_ckt

辽东废人 · 发表于 2021-6-5 07:52:37

yumao2233 发表于 2019-6-4 07:51
谢谢。找到问题原因了。

请问这个咋操作的啊，万分感谢

CW_98 · 发表于 2021-12-13 15:26:03

yumao2233 发表于 2019-6-10 17:20
我的是cailibre问题，只要把.sp中电容复制出来，然后include到网表里，就解决这个问题了。
...

请问网表怎么打开？

IFANR_1 · 发表于 2022-5-26 15:15:10

这位老哥carain，第三楼还是第四楼的，说的很好，解决了，参考他说的这个兄弟们，可以解决这个问题！！！

kidhard · 发表于 2022-6-6 17:15:56

carain 发表于 2020-12-31 09:28
在网表文件下边加上定义文件，这个文件一般在PDK LVSDRC文件夹里可以找到

按照这个操作成功解决，谢谢层主~~~

kidhard · 发表于 2022-7-26 10:05:31

其实还有另外的解决办法可以尝试一下，就是在这个图里面的setup里面，选择netlist export

然后include层主说到的那个source.added文件，就像这样的

xxs5183 · 发表于 2022-9-26 20:58:52

SMIC40nm在LVS里面有empty_subckt.sp如图所示额外添加就可以了

ZouZhihao_SZU · 发表于 2022-10-10 14:54:10

kidhard 发表于 2022-7-26 10:05
其实还有另外的解决办法可以尝试一下，就是在这个图里面的setup里面，选择netlist export

然后include层主 ...

谢谢老铁

m8510a · 发表于 2023-2-8 17:20:23

yumao2233 发表于 2019-5-31 16:36
使用的是，SMIC 55nm的PDK。LVS的时候电容会显示未定义。

empty_subckt.sp
添加这个文件到Inputs的Spice Files一栏

Matin_ · 发表于 2023-3-6 19:45:38

感谢分享真香

xiaokaihua · 发表于 2023-5-30 20:27:41

smic180 工艺库也是这种情况咋整啊大佬们！

[求助] 求助，LVS的时候Source netlist references but does not define 1 subckt: mom_2t_ckt