一个电路中出现两个gnd版图最后做lvs时会混淆两个

Aurelialee · 发表于 2019-5-30 19:27:34

您需要登录才可以下载或查看，没有账号？注册

x

知道上华工艺是用psub2这个mark层标记某一个gnd使lvs识别，还有一个umc工艺是用PEGND这一层，这都是前辈说的，到底是如何判别用哪一层标记呢？工艺文件中没找到

wsy0913 · 发表于 2019-5-30 20:06:11

同问，一些工艺文件有说明，但是有些我也没找到，有没有前辈解答一下的

冰点火龙 · 发表于 2019-5-30 20:27:18

可以去lvs command file的层次定义看看，那里一般都有的

zlaizl · 发表于 2019-5-31 15:46:52

看看有没有psb2这类的layer 辅助过lvs

leq263 · 发表于 2019-6-26 11:44:26

每个工艺都有自己的处理层，这个只是为了过lvs，在大衬上是同一个地！

leq263 · 发表于 2019-6-26 11:44:52

smic 是用SUBD

sudabin · 发表于 2019-6-26 13:35:02

LVS command file里找，一般在 layer boolean definition处即层的定义那部分找.

firewolf223 · 发表于 2019-6-26 17:20:42

这个就是为了骗过LVS，物理上这两个地没有隔离，至于对你们chip有什么影响那就不知道了
至于为啥会有这层layer用来骗过LVS，不得而知，或许fab从来都没有这样的用途，只是自己找到了而已

hccaiwh · 发表于 2019-7-1 10:19:17

TSMC工艺提供一个PSUB2的layer来处理这个你可以问问foundry的工程师

小人物的不平凡 · 发表于 2019-7-5 14:31:21

可以在lvs command file里看看 T家一般都是psub2这个layer 验证的时候铺了就过了但是在chip的时候都是同一个地

[求助] 一个电路中出现两个gnd版图最后做lvs时会混淆两个