PCB设计误区

zhangxiaotian

我们经常发现在我们认为理所当然的一些规则或事实中经常会出现一些错误。电子工程师也会在PCB设计中有这样的例子。
以下是PCB设计工程师总结出的八大误区。

一：此板的PCB设计要求不高，配有更精细的线条，自动布条。点评：自动布线必然会占用较大的PCB面积，同时产生比手工布线更多的孔，PCB抄板厂商降低价格因素考虑除了业务因素，是线宽和孔数，它们分别影响PCB产量和位消耗，节省PCB打样的成本，它也找到了降低价格的理由。

二：这些总线信号被拉动阻力，放心。评论：信号需要上下拉动的原因有很多，但并非所有信号都需要拉动。
上拉电阻拉一个简单的输入信号，电流也是几十微安，但拉一个驱动信号，其电流将达到Ma类，现在系统往往是每个32位的地址数据，有可能被244/245隔离​​的总线和其他信号，被拉上，这些电阻上几瓦的功耗。

三：CPU和FPGA这些不使用I / O端口如何处理它？先把它弄空，稍后再说吧。注释：如果暂停时不使用I / O端口，外界的一点干扰可能会成为输入信号的反复振荡，而MOS器件的功耗基本上取决于门电路的翻转次数。
如果你把它拉起来，每个引脚也会有一个微电平电流，所以最好的方法是设置输出（当然，外面不能接收其他驱动信号）

四：这个FPGA有很多门可以使用，可以发挥得淋漓尽致。注释：FGPA的功耗与所使用的触发器数量和翻转次数成正比，因此相同类型FPGA的功耗在不同电路的不同时间可能会变化100倍。
最大限度地减少高速翻转触发器的数量是降低FPGA功耗的基本方法。
五：存储器有如此多的控制信号，我只需要使用OE和我们在这块板上发出信号，在接地条上选择芯片，这样当数据输出时的读取操作要快得多。
注释：当芯片选择有效（无论OE和我们）时，大多数存储器功耗比芯片选择无效时大100倍以上，因此您应尽可能使用CS来控制芯片并最小化如果满足其他要求，则芯片选择脉冲的宽度。

六：这些小芯片的功耗很低，不考虑。点评：对于不太复杂的内部芯片功耗难以确定，它主要取决于引脚上的电流，ABT16244，无负载的功耗小于1 MA，但其指标是每脚可以驱动60负载（例如匹配数十欧姆的电阻），即满负载功耗高达60 *
当然，16 = 960mA，只有电源电流太大，以至于热量落在负载上。


七：这些信号怎么冲了啊？只要匹配良好，就可以消除。注释：除少数特定信号（例如100BASE-T，CML）外，有超调，只要它不是很大，并且不一定需要匹配，即使匹配不匹配最好。像TTL输出阻抗小于50欧姆，有的甚至20欧姆，如果还配有这么大的匹配电阻，那么电流非常大，功耗也是不可接受的，除了信号幅度太小外不能使用，输出中的一般信号高和输出低功率的通常输出阻抗是不一样的，没有办法完美匹配。
因此，只要过冲就可以接受TTL，LVDS，422和其他匹配的信号。
八：降低功耗是硬件人员的事，与软件无关。评论：硬件只是一个阶段，唱歌是软件，总线几乎每个芯片访问，每个信号的翻转几乎全部由软件控制，如果软件可以减少外部内存访问次数（更多使用寄存器变量） ，更多地使用内部CACHE等），及时的响应中断（中断通常是低电平有效和带上拉电阻）和特定单板的其他特定措施将对降低功耗做出重大贡献。

深圳嘉立创

学习了