在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3326|回复: 11

[讨论] 5nm design issue

[复制链接]
发表于 2019-5-16 10:38:37 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
who knows the issues about the design chanllenges at 5nm and below?
Maybe the double pattern will disapared because of the EUV involved?

 楼主| 发表于 2019-5-16 10:40:19 | 显示全部楼层
and the color will disapared also

 楼主| 发表于 2019-5-16 10:40:54 | 显示全部楼层
but will electrical check are big issues?
 楼主| 发表于 2019-5-16 10:41:56 | 显示全部楼层
and will EM and IR-drop are big issues?
 楼主| 发表于 2019-5-16 10:42:41 | 显示全部楼层
Does anyone interest?
发表于 2019-5-16 18:04:53 | 显示全部楼层
因崔斯汀
 楼主| 发表于 2019-5-17 15:03:33 | 显示全部楼层
Does the double pattern will disapared
 楼主| 发表于 2019-5-17 15:04:05 | 显示全部楼层
upupup
 楼主| 发表于 2019-5-20 10:22:49 | 显示全部楼层
maybe there is someone insterst

发表于 2019-5-21 09:20:13 | 显示全部楼层
because same layer have double pattern DRC that means layer metal made by different mask. But EUV only need one mask to make layer metal
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-22 21:37 , Processed in 0.020728 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表