EETOP 创芯网论坛 (原名:电子顶级开发网)

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

12
返回列表 发新帖
楼主: tStone

[讨论] LDNMOS的gate和source同时接到高电位用来做pn结是否可行?

[复制链接]
发表于 2019-3-23 11:45:03 | 显示全部楼层
Your VCC connects to P-Body, and Drain connect to a voltage which lower than VCC,
This P/N diode is forward biased if the voltage difference is higher than 0.7v.
 楼主| 发表于 2019-3-25 08:51:38 | 显示全部楼层
chungming 发表于 2019-3-23 11:45
Your VCC connects to P-Body, and Drain connect to a voltage which lower than VCC,
This P/N diode is  ...

这正是我担心的地方。

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|关于我们|联系我们|隐私声明|EETOP 创芯网 ( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-8-2 17:49 , Processed in 0.014385 second(s), 6 queries , Gzip On, Redis On.

Powered by Discuz! X3.4

Copyright © 2001-2021, Tencent Cloud.

快速回复 返回顶部 返回列表