SERDES发送端 封装寄生电感大问题

sayangcinta

thanks for sharing

celibate

各位有遇到过这个问题吗？   输入信号是理想数字源，尾电流源的D端电压会发生波动（影响CML输出电压），波动传到最后一级后，由于最后一级加了峰化电感1nH，和封装模型电容1p，从而两条输出端的信号变化不一样，差分信号会产生电压波动，下眼图的明显可以看出来抖动比较大。

（不知为何图片暂时无法上传file:///C:\Users\asus\AppData\Local\Temp\SGPicFaceTpBq\16788\327BCFC5.png）

twfly

什么工艺哦？10G这个速度不太高，一般不会出什么问题啊。

trancongha

thanks

shenlr

博主，你好，我想问一下，serdes中的并串转换电路，输入端不是要输入数据嘛，例子就是将4路10Gbps并行数据串行成一路数据输出，这个时候的输入端应该怎么去输入呢？就是那个10Gpbs的数据信号应该怎么输入呢？求指导

icdane

t-coil

erictien

thanks for sharing

淘一陶

在信道测试中，理想脉冲宽度没有变，只是把仿真时间加上了，信道的脉冲响应结果就变化了，这是什么原因，有人知道吗？求解。

yongli0521

   

celibate 发表于 2019-3-26 11:14
是的，现在很多仿传输线的都是导S参数的，后面准备先设计PCB信道，提取S参数再进行仿真。目前在电路部分 ...

能请教一下，这个AC COPULE电容的充电现象需要在电路上面增加初始化电路，使得刚开始的时候让电容两端电压就处在共模点吗

yongli0521

   

celibate 发表于 2019-3-27 09:00
层主正解。   下午用小电容1p尝试了下，确实差分信号中点回到中点，电容稍大时，经过一段时间即可以回到 ...

能问一下，最后怎么处理的呢，是加了个模块吗，如果不管的话，那电容充满电之前的一段时间的数据就没法用了，是这样吗