设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › Analog/RF IC 设计 › Analog/RF IC 资料共享 › CMOS模拟集成电路版图设计与验证-基于Cadence Virtuoso ...

1 ... 19 20 21 222324 25 26 27 ... 29 / 29 页下一页

发新帖

楼主: xuleiwx

[原创] CMOS模拟集成电路版图设计与验证-基于Cadence Virtuoso与Mentor Calibre

发表于 2022-6-22 08:31:20 | 显示全部楼层

THANKS

回复支持反对

发表于 2022-6-22 19:47:39 | 显示全部楼层

谢谢楼主

回复支持反对

发表于 2022-6-28 11:14:34 | 显示全部楼层

谢谢，好东西

回复支持反对

发表于 2022-7-16 18:23:48 | 显示全部楼层

非常感谢大佬的分享

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2022-7-16 22:00:22 | 显示全部楼层

谢谢！

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2022-7-23 12:18:28 | 显示全部楼层

thx a lot ^^^^^^^

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2022-7-24 00:56:20 | 显示全部楼层

O(∩_∩)O谢谢

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2022-7-25 10:14:01 | 显示全部楼层

谢谢分享

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2022-7-26 22:55:24 | 显示全部楼层

Thanks !

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2022-8-15 15:59:52 | 显示全部楼层

thank a lot

回复支持反对

1 ... 19 20 21 222324 25 26 27 ... 29 / 29 页下一页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /1

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-11-13 18:42 , Processed in 0.026279 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表