在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 4238|回复: 3

[求助] ERC问题报错

[复制链接]
发表于 2019-1-14 15:53:06 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
在做LVS时会有如下ERC的报错,ERC_error16  MOS gate direcly connects to POWER &GROUND w/o the IO device有哪位大侠知道,这条ERC检查的目的是什么?能不能放过?
发表于 2019-1-14 18:10:24 | 显示全部楼层
本帖最后由 yanpflove 于 2019-1-14 18:11 编辑

回复 1# 272006176

1,从字面意思看,你是有MOS的栅极直接接电源或者地了;
2,我一直是从ESD角度理解的,电源或者地是连接PAD的,MOS的栅极比较薄弱,视MOS的栅耐压不同,可能需要额外保护的;
3,刚跟电路设计师讨论了下,又给出了另一个解释,电源不稳的情况下,可能会有尖峰glitch,容易对MOS管的gate造成慢性损伤;加了一个电阻可以起到限流限压的作用。
4,保护方式采用串联电阻或者二级保护。
5,请查看您在用的工艺的设计规则,可能会有相关说明。
发表于 2019-1-15 09:31:20 | 显示全部楼层
风险呢就不说的,二楼讲的挺详细的了
逻辑电路中一般不会直接让gate去接P/G,一般会加个tieH/tieL cell
而模拟电路中呢那些个dummy啥的gate直接接自己sub电位P/G,也不会有啥问题
总而言之具体问题具体分析咯
发表于 2019-2-14 14:46:39 | 显示全部楼层
如果是作为ESD器件,最好串联一个小电阻
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-5 19:27 , Processed in 0.020523 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表