如何在spectre里用verilog-A编写脉冲产生模块仿真锁相环（PLL）的相位噪声

ICreader · 发表于 2021-1-5 11:10:03

tang66521 发表于 2019-3-22 17:44
这个比较简单

怎么加入噪声呢？

西瓜芽 · 发表于 2021-6-8 14:12:36

quantus 发表于 2019-3-22 17:00
写了个20分频的例子给你，输出时正负电压输出，已经仿真验证过了，如果需要0 1输出自己改动一下代码
`incl ...

你好，大神，我也在学VerilogA,用到了cross语句，@（cross(V(A)-Vtrans,1,10u)）b=1:我是这样理解的，当V(A)-Vtrans大于0时，并且维持时间超过10us时，才执行b=1;语句，可是实际上，仿真当V(A)-Vtrans大于0时，就执行b=1;与参数（tome_tol）10u并没有关系，是不是我的理解有误，望指导，可以添加一下微信吗？wodexiguazi

kenboy530 · 发表于 2022-9-28 08:49:41

tang66521 发表于 2019-3-22 17:09
问下楼主，文字出自哪个文档

老哥，你找到了吗？

tang66521 · 发表于 2022-9-28 09:25:48

kenboy530 发表于 2022-9-28 08:49
老哥，你找到了吗？

找到也没用，我仿过仿不起来

kenboy530 · 发表于 2022-9-28 09:47:50

tang66521 发表于 2022-9-28 09:25
找到也没用，我仿过仿不起来

以为有新的可以在spectre仿整个pll噪声的方法呢，看来还是得拟合

trush · 发表于 2023-3-10 15:34:07

请问，写的laplace函数做ac分析，怎么结果只有一条线

[求助] 如何在spectre里用verilog-A编写脉冲产生模块仿真锁相环（PLL）的相位噪声

站长推荐 /1