EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 使用 Makefile+VCS+Verdi 做个简单的 Test Bench

1 ... 159 160 161 162163164 165 166 ... 184 / 184 页下一页

楼主: yoof2000

[原创] 使用 Makefile+VCS+Verdi 做个简单的 Test Bench

[复制链接]

夏悠

发表于 2023-8-21 17:32:05 | 显示全部楼层

谢谢

回复支持反对

liguchu

发表于 2023-8-23 19:35:13 | 显示全部楼层

多谢分享

EETOP创芯人才网职位发布入口

回复支持反对

yuyu0907

发表于 2023-8-24 14:17:20 | 显示全部楼层

謝謝分享

回复支持反对

haitaox

发表于 2023-8-25 14:15:22 | 显示全部楼层

谢谢分享！

EETOP创芯人才网职位发布入口

回复支持反对

ivypku

发表于 2023-8-25 15:50:00 | 显示全部楼层

谢谢

EETOP创芯人才网简历投递入口

回复支持反对

伪界

发表于 2023-8-25 15:58:13 | 显示全部楼层

感谢分享

EETOP创芯人才网职位发布入口

回复支持反对

曜曜灵

发表于 2023-8-25 17:56:59 | 显示全部楼层

感谢分享！

EETOP创芯人才网简历投递入口

回复支持反对

Shimmer577

发表于 2023-8-28 15:16:11 | 显示全部楼层

谢谢分享！

EETOP创芯人才网职位发布入口

回复支持反对

名字真的好难起

发表于 2023-8-30 11:25:57 | 显示全部楼层

感谢分享

EETOP创芯人才网简历投递入口

回复支持反对

yungchan

发表于 2023-8-30 13:03:16 | 显示全部楼层

谢谢分享！

回复支持反对

1 ... 159 160 161 162163164 165 166 ... 184 / 184 页下一页

返回列表

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

GMT+8, 2024-11-15 12:16 , Processed in 0.023789 second(s), 6 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

[原创] 使用 Makefile+VCS+Verdi 做个简单的 Test Bench

站长推荐 /1