EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 使用 Makefile+VCS+Verdi 做个简单的 Test Bench

1 ... 104 105 106 107108109 110 111 ... 184 / 184 页下一页

楼主: yoof2000

[原创] 使用 Makefile+VCS+Verdi 做个简单的 Test Bench

[复制链接]

shine724

发表于 2021-10-27 08:52:22 | 显示全部楼层

kanyixian

回复支持反对

steven523

发表于 2021-10-27 23:19:33 | 显示全部楼层

感谢，看看

回复支持反对

excursion、

发表于 2021-10-28 22:18:37 | 显示全部楼层

感谢

回复支持反对

cyberon

发表于 2021-10-29 16:54:41 | 显示全部楼层

谢谢分享！

EETOP创芯人才网职位发布入口

回复支持反对

tinsen29

发表于 2021-10-31 19:39:58 | 显示全部楼层

thanks！

EETOP创芯人才网简历投递入口

回复支持反对

雨中有座沧浪亭

发表于 2021-11-1 22:46:11 | 显示全部楼层

顶！！！

EETOP创芯人才网职位发布入口

回复支持反对

axpro

发表于 2021-11-3 15:43:41 | 显示全部楼层

谢谢

EETOP创芯人才网简历投递入口

回复支持反对

GentlemanJoyjoy

发表于 2021-11-3 16:39:27 | 显示全部楼层

学习

EETOP创芯人才网职位发布入口

回复支持反对

suyuchen31

发表于 2021-11-5 22:15:58 | 显示全部楼层

111111

EETOP创芯人才网简历投递入口

回复支持反对

lurch

发表于 2021-11-8 18:45:46 | 显示全部楼层

非常感谢

回复支持反对

1 ... 104 105 106 107108109 110 111 ... 184 / 184 页下一页

返回列表

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

GMT+8, 2024-11-15 10:43 , Processed in 0.022620 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

[原创] 使用 Makefile+VCS+Verdi 做个简单的 Test Bench

站长推荐 /1