EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 使用 Makefile+VCS+Verdi 做个简单的 Test Bench

1 ... 102 103 104 105106107 108 109 ... 183 / 183 页下一页

楼主: yoof2000

[原创] 使用 Makefile+VCS+Verdi 做个简单的 Test Bench

[复制链接]

hitblda

发表于 2021-10-10 01:18:32 | 显示全部楼层

看看，隐藏，，，

回复支持反对

dan2

发表于 2021-10-10 07:10:16 | 显示全部楼层

thanks you

EETOP创芯人才网简历投递入口

回复支持反对

zhuangman56

发表于 2021-10-10 17:43:53 | 显示全部楼层

niuya

回复支持反对

冰后重阳

发表于 2021-10-12 10:19:14 | 显示全部楼层

多谢多谢

EETOP创芯人才网职位发布入口

回复支持反对

腹黑的麦田

发表于 2021-10-12 10:40:04 | 显示全部楼层

thanks

EETOP创芯人才网简历投递入口

回复支持反对

walterzeng

发表于 2021-10-13 10:55:46 | 显示全部楼层

thanks

EETOP创芯人才网职位发布入口

回复支持反对

tt2011

发表于 2021-10-13 16:07:54 | 显示全部楼层

楼主厉害

EETOP创芯人才网简历投递入口

回复支持反对

JetPeng

发表于 2021-10-20 10:28:05 | 显示全部楼层

Thanks

EETOP创芯人才网职位发布入口

回复支持反对

xuzaiwang

发表于 2021-10-20 19:53:36 | 显示全部楼层

xiexie dalao

EETOP创芯人才网简历投递入口

回复支持反对

多多熊

发表于 2021-10-21 10:17:31 | 显示全部楼层

谢谢分享

回复支持反对

1 ... 102 103 104 105106107 108 109 ... 183 / 183 页下一页

返回列表

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

GMT+8, 2024-9-27 23:25 , Processed in 0.022368 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

[原创] 使用 Makefile+VCS+Verdi 做个简单的 Test Bench

站长推荐 /1