设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 后端设计 › 后端讨论区 › 请教一下关于虚拟时钟的注意事项
返回列表 发新帖
查看: 2078|回复: 1

[求助] 请教一下关于虚拟时钟的注意事项

[复制链接]
7OD
发表于 2018-11-12 19:30:20 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要 登录 才可以下载或查看，没有账号？注册

x
在进行DC综合的时候，有一个输入信号PAD_EN从IO单元输入，连接内部组合逻辑，但是被复用来控制其他双端IO，PAD_EN不能设置输入延时，会报无-clock选项设置延时无效，因此想设置一个虚拟时钟，但是虚拟时钟的周期该如何确定呢？后续步骤还需要对此虚拟时钟做什么限制？请大神指导下，谢谢了先
回复

举报

7OD
 楼主| 发表于 2018-11-13 12:37:50 | 显示全部楼层
回复 1# 7OD

IO的输入输出延时加上实际路径延时再留点余量maybe就可以了
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-22 20:01 , Processed in 0.013965 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表