在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: bobo1688

[原创] RISC-V 是中国芯片的机会还是一个故事?

[复制链接]
发表于 2022-5-9 09:21:07 | 显示全部楼层
不搞笑吗,东西是做出来,讨论也是研发的具体技术问题讨论,这种前景事情有什么讨论意义
发表于 2022-5-9 10:01:49 | 显示全部楼层
资本的故事
发表于 2022-5-11 12:12:59 | 显示全部楼层
本帖最后由 飞扬紫百合 于 2022-5-11 12:25 编辑

定义指令很简单!关键在于设计实现,以及如何最大限度地利用已设计出的硬件实现。这就是一个很大很宽的问题了。国内做设计的很多,只是停留在会设计的水平,离设计好还差很远。有些老板以为把一些关键路径做好,把频率提上去就可以,其实这些只是最基本的第一步而已;当然频率指标、以及Coremark/Dhry的分数也可以拿出去吹牛逼。如何做到PPA均衡,才是最需要考虑的问题。一个很典型问题就是,如果没有rocket和boom,还会有“香山”么?riscv为何在国内这几年热度一下在技术研发层面提高了那么多热度,不还是从开源层面可以拿到的东西很多么?请两年听说北京X芯XX院直接拿开源的核做芯片申请项目了,厉害不?
发表于 2022-5-11 12:20:48 | 显示全部楼层


yvhksovo 发表于 2018-11-14 17:19
回复 3# 吾要单片机
为什么做不了高性能的处理器呢?哪些特性限制了他的性能? ...


高性能绝对是一个高大上的方向,对于中国大陆来讲,这个方向是时势的选择。有一个同等价位的龙芯的本本和i7的本本,你选哪一个?有些人说可以走政府那条路,那条路龙芯以及后面引进的x86的几个公司都在走,结果呢?riscv的HPC讲故事绝对是非常好的题材,国内的环境就是这么浮躁,有点热点就会起大风。
发表于 2022-6-5 18:36:16 | 显示全部楼层
本帖最后由 chenm001 于 2022-12-4 15:18 编辑


rvisk 发表于 2022-4-10 20:35
按这个逻辑,risc-v就死了因为在低端,risc-v 比m0~m4 差一万八千条街,你们做过低端cpu,推广过产品才能 ...


Risc-V应该死在ISA碎片化,我自己做过实现,发现ISA确实灵活,但也造成各家实现可能不统一。比如RV32IM 和 RV32IMC,或者RV32IMAC几乎就是完全不同的几个CPU,当然,你可以说禁用部分特性,例如Atomic就行,除非你的软件分为好几套去自适应,否则没戏。
让我想起了当年VLIW架构的兴起,就是主打硬件效率高,压力都扔在软件端,现在啥形势了大家都看得见。

回头再说低端CPU,Risc-V的代码密度又比ARM要差得多(注意,不是ARM-M*等可以使用Thubm指令集的型号),我检查同一个C代码编译出来结果,RV差不多代码尺寸110%~340%之间,也就是说指令周期数更长,空间更大。


发表于 2022-6-6 13:51:55 | 显示全部楼层


chenm001 发表于 2022-6-5 18:36
Risc-V应该死在ISA碎片化,我自己做过实现,发现ISA确实灵活,但也造成各家实现可能不统一。比如RV32IMC  ...


很专业
riscv去对标m0~m85 就是没机会~


发表于 2022-12-23 14:42:30 | 显示全部楼层


yvhksovo 发表于 2018-11-14 17:19
回复 3# 吾要单片机
为什么做不了高性能的处理器呢?哪些特性限制了他的性能? ...


指令集的问题
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-1 13:06 , Processed in 0.023482 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表