在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1878|回复: 3

[求助] 关于消除基准源体效应的一点疑问

[复制链接]
发表于 2018-10-11 09:43:36 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
为什么在PMOS与VDD上接一个电阻,再将衬底与源端相连可以消除体效应;而在NMOS与地之间接一个电阻,将衬底与源相连不能消除体效应
发表于 2018-10-11 11:43:36 | 显示全部楼层
看工艺 只要衬底和源相接都可以消除体效应,PMOS在NW里比较好操作,NMOS有的工艺不支持
发表于 2018-10-13 10:52:51 | 显示全部楼层
标准CMOS工艺NMOS的PWELL放在PSUB上的,同种掺杂soft连接上的;
除非有DEEP NWELL或者NBL+NSINK,否者没法隔出来一个BS短接的NMOS的。
 楼主| 发表于 2018-10-15 14:19:50 | 显示全部楼层
回复 3# ericking0
懂啦,谢谢!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-16 00:18 , Processed in 0.021562 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表