在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
EETOP诚邀模拟IC相关培训讲师 创芯人才网--重磅上线啦!
查看: 5068|回复: 5

弱问,OrCad中verilog做什么用?

[复制链接]
发表于 2007-11-8 21:08:17 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
OrCad中可以新建verilog file
verilog在orcad中作什么用?
PCB可以用HDL设计吗?
发表于 2007-12-1 21:47:20 | 显示全部楼层
verilog is HDL developed by cadence.
发表于 2007-12-26 15:48:18 | 显示全部楼层

也来求教

请问,orcad 10. X 的版本中, verilog 可以用吗?
怎么用啊
发表于 2007-12-27 12:32:37 | 显示全部楼层
不清楚 同问
发表于 2008-1-4 09:58:07 | 显示全部楼层
新手上路,要好好学习。
发表于 2014-4-16 17:12:36 | 显示全部楼层
可以用,仿真没有用起来。"failed invoke NCVLOG"
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-5 16:26 , Processed in 0.020733 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表