设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › IC验证 › IC验证资料 › systemverilog 和systemc，e语言比较，有哪些优缺点？qu ...

1 2 3 456 7 8 / 8 页下一页

返回列表发新帖

楼主: wuyingpan06

systemverilog 和systemc，e语言比较，有哪些优缺点？questa与vcs有哪些优缺点？

发表于 2009-2-16 04:27:43 | 显示全部楼层

agree

but e is much better 

回复支持反对

使用道具举报

发表于 2009-2-16 15:11:33 | 显示全部楼层

:):)

回复支持反对

使用道具举报

发表于 2009-2-16 15:12:38 | 显示全部楼层

:)

回复支持反对

使用道具举报

发表于 2009-2-22 12:04:59 | 显示全部楼层

hen hao a

回复支持反对

使用道具举报

发表于 2009-4-27 19:41:49 | 显示全部楼层

sv好用嘛？

畅销就业培训课《芯片验证从入门到精通》推荐就业，赢取高薪！

回复支持反对

使用道具举报

发表于 2009-5-8 07:44:18 | 显示全部楼层

好，感谢！

回复支持反对

使用道具举报

发表于 2010-8-7 14:59:42 | 显示全部楼层

只试过SystemC，很好

畅销就业培训课《芯片验证从入门到精通》推荐就业，赢取高薪！

回复支持反对

使用道具举报

发表于 2010-8-19 11:30:46 | 显示全部楼层

ddddddddddddddddddddddddddddddddddddd

回复支持反对

使用道具举报

发表于 2010-8-19 18:40:43 | 显示全部楼层

有人分享一下VMM吗

回复支持反对

使用道具举报

发表于 2010-8-24 00:32:16 | 显示全部楼层

Thanks for your explain!

回复支持反对

使用道具举报

1 2 3 456 7 8 / 8 页下一页

返回列表发新帖

关闭

站长推荐 /1

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-8-30 23:37 , Processed in 0.016922 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表