systemverilog 和systemc，e语言比较，有哪些优缺点？questa与vcs有哪些优缺点？

ssjjcc · 发表于 2008-3-29 09:24:40

SystemVerilog more for bench and SystemC is more favor in design modeling

wz_cdj · 发表于 2008-3-29 13:10:50

DDDDDDDDDDD

mingrenyc · 发表于 2008-4-2 12:20:19

这个问题解决了，就对当前的验证语言有了新的了解了

liujingshu · 发表于 2008-4-16 23:27:46

个人感觉SystemC还是比Verilog复杂一点。喜欢用Verilog的一个原因是其语法很简单。

xiaobenyi · 发表于 2008-4-17 00:42:01

为何这么多无聊人?

trentlee · 发表于 2008-5-20 01:07:17

good reference

eric_luo · 发表于 2008-6-2 14:39:55

Questa是验证平台，vcs只是一个仿真器！

key1998 · 发表于 2008-6-2 16:24:07

gree!!!!!!!!!!!!!!!!!!!111

hoohoo2002 · 发表于 2008-6-3 16:51:37

谢谢，学习了

brownwpsj · 发表于 2008-6-26 23:01:51

感谢楼主分享

good reference