求教，综合方面问题！

mprc · 发表于 2007-10-17 18:34:04

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

恳请路过的大侠指点一下，谢谢。

想问一下，RTL代码在综合之后，在面积报告中的单元总面积和网线总面积为何在面积上相差那么多？不知道在实际布局布线之后得到的电路芯片面积与综合后得到的面积二者是否有很大偏差？大概相差多少？如何才能将综合后得到的网线面积减小呢？谢谢各位大侠。

zlmdmeail_80 · 发表于 2007-10-17 19:08:30

你指的综合是针对FPGA还是ASIC阿?
如果是ASIC的话，这个和你使用的工艺是有密切关系的，随着工艺特征尺寸的减小，互联所占的面积会越来越大。对于ASIC，互联所占的面积应该是远大于逻辑的。
如果是FPGA的话，互联的面积和你的设计有很大的关系，比如可以精简合并的单元没有作优化就会导致互联面积的增大，对于FPGA而言，逻辑与互联的面积关系很大程度上取决于你所写的代码的可综合度。

mprc · 发表于 2007-10-18 12:36:06

谢谢您的指点，我还想问一下，如果针对某一工艺来说不知道该如何设计来减小布线面积，进而减小芯片的总面积？　就对一般芯片的综合结果的总面积，在经过实际布局布线后所得到的芯片总面积，二者在数值上能有多大的差异？谢谢．

mprc · 发表于 2007-10-18 12:39:10

谢谢您的指点，我还想问一下，如果针对某一工艺来说不知道该如何设计来减小布线面积，进而减小芯片的总面积？　就对一般芯片的综合结果的总面积，在经过实际布局布线后所得到的芯片总面积，二者在数值上能有多大的差异？谢谢．

binglingxiao · 发表于 2007-10-18 15:58:45

综合后的面积包括cell面积和net面积.

net面积是根据wire_load_model得来的,准确性很低.

老扁 · 发表于 2007-10-18 15:59:09

布线面积跟你的P&R水平和工具使用水平有密切关系。

zlmdmeail_80 · 发表于 2007-10-18 21:10:19

同意斑竹的说法，这个和后端软件使用的熟练程度有很大的关系。你可以自己多尝试下，毕竟后端软件的优化选项是很多的

mprc · 发表于 2007-10-18 22:15:32

多谢各位大侠指点．

pennynet · 发表于 2007-10-18 23:12:35

弱弱的问一下,
一般说得多少多少门,
综合出来怎么在report中看到?

我综合出来一个design,
net面积500000多
wire面积2300000多,正常吗?
.18的工艺大概多少门呢?
report_area中显示的net,cell,reference数量怎么看?
cell好像显示的600多

希望能有好心人解释一下,
谢谢喽

mprc · 发表于 2007-10-19 16:46:47

同楼上问，还请各位大侠指点一下，现在的问题是，使用不多的单元面积，最后综合出的线网面积是其好几倍，大的有点吓人，不知道最后实际布局布线后的芯片面积与综合后的能相差多少？就楼上的问题，谢谢．

求教，综合方面问题！

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /2