储存器程序，只能进行功能仿真，为何不能进行以后的仿真？有谁帮我看看下面的程序？

7867

我编了一个简单的储存器程序，只能进行功能仿真，为何不能进行以后的仿真？
entity rom_1 is
    Port ( wr , rd , cs : in std_logic;
  ad  : in std_logic_vector ( 7 downto 0 );
           data_in : in std_logic_vector ( 7 downto 0 );
           dout : out std_logic_vector(7 downto 0)
  );
end rom_1;
architecture Behavioral of rom_1 is
subtype word is std_logic_vector(7 downto 0);
type memory is array ( 0 to 255 ) of word ;

signal adr : integer ;
signal  sram :memory;
begin
  adr <= conv_integer( ad ) ;
  
  process ( wr , rd )
    begin
  if wr'event and wr ='1'  then
   if  cs='1' and wr='1' then

sram ( adr ) <= data_in ;
end if ;
end if ;
  end process;
  process ( rd , cs )
     begin
if( rd ='0' and cs ='1'  ) then
dout<= sram ( adr ) ;
end if;
end process;
end Behavioral ;

bravelu

上个帖子曾进提到过：不要试图用类似二维数组的语句来自己构建存储器，虽然说综合器有时候不拒绝做这种工作，但是耗费大量资源（包括FPGA的内部资源和综合时的计算机资源），结果也不会理想。
所以这个程序最好只作仿真用，实际应用的话最好直接调用厂家的库。

7867

我只是在学习，不想实际用，但是做不出来，我有一点不甘心，你的意思是我没有必要亲自进行储存器的编制？

palladium

对。

7867

谢谢！我知道自己该怎样做了！但是我还是会继续做下去，因为我的导师要求我在两天内仿真出来，今天是第二天，没有办法！再次感谢你！

atuhappy

现在国内的哪条线能作ram

bravelu

华虹NEC好像做的。

atuhappy

几um
静态还是动态的
rom做吗

bravelu

具体情况不是很清楚，Dram是肯定做的，也许可以去网上查查吧。

lizhen7799

请问逻辑单元与门数有什么关系啊！！