询问：支持System verilog 的开发工具！

jdfish · 发表于 2007-10-14 22:55:41

您需要登录才可以下载或查看，没有账号？注册

x

请问一下各位大侠，不知道目前Xilinx公司的ISE开发工具是否支持System verilog呢？如果支持，请问是哪个版本呢？谢谢！

karnizhu · 发表于 2007-10-19 12:18:39

ISE可能还不支持对SV综合，SV目前主要还是用于验证，RTL描述还是用VerilogHDL或VHDL，但将来可能会出现支持SV综合的工具，Synopsys有这个计划。

entwine · 发表于 2007-10-20 07:19:11

System verilog 和System C有什么区别么?

yybinliu · 发表于 2007-10-20 20:57:43

modelsim好像可以支持仿真

freelion · 发表于 2007-10-27 15:44:11

mentor支持SV验证的工具是questa，在可综合的语法上，SV和verilog并没有太大的区别

danzy_oliver · 发表于 2007-11-3 16:40:07

谢谢楼上的同学

wujing198 · 发表于 2007-11-4 13:28:09

原来是这样……

sunrisewu · 发表于 2008-12-24 11:05:27

原帖由 freelion 于 2007-10-27 15:44 发表

 登录/注册后可看大图

mentor支持SV验证的工具是questa，在可综合的语法上，SV和verilog并没有太大的区别

非常感谢。
请问下哪里有下载？我找了好久没找到。谢谢。

qmdong · 发表于 2008-12-24 11:07:46

大家圣诞夜快乐！VCS modelsim支持sv仿真

sunrisewu · 发表于 2008-12-24 14:05:19

questa啊。不过不好找。站内有。

站长推荐 /1