求助，关于FPGA中的高阻态

pengpwn · 发表于 2007-10-14 20:40:24

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

我在系统设计中，有三个模块均需要访问同一块RAM阵列，本来我是想在一个模块进行访问时将另一个模块的相关输出设置为高阻态，但我同学说在Altera的FPGA中，是没有三态门的，因此要用多选一电路来做，想问还还有没有更好的方法？我是用的Altera的Stratix II系列，而且如果是用多选一还是有问题啊，当我不需要对这块RAM进行操作时，我的多选一电路该设置成什么状态？如果我真的在Verilog中设置成Z状态，那对应的硬件电路是怎么样的？谢谢！

霡霂 · 发表于 2007-10-14 21:38:11

如果是通过io连接外部ram的话应该是可以的因为io可以设置为高阻
其实都可以用同一种方法就是加一个片选不操作的时候可以将片选置为无效就可以了

zlmdmeail_80 · 发表于 2007-10-14 22:04:58

建议你不要在FPGA内部使用三态哈，因为FPGA为了减小功耗与亚稳态带来的问题，在芯片的内部是不使用三态的。由于不清楚你的问题是什么，所以只能选择多选一或者使用片外的RAM了。

sarumwl · 发表于 2007-12-18 11:37:47

同问同问！！

zhouboai777 · 发表于 2009-12-13 19:59:26

学习学习

liukun · 发表于 2009-12-14 08:41:10

11111111111111111111

llongshuang · 发表于 2009-12-18 19:36:37

学习ing

zhouskill · 发表于 2009-12-21 09:24:36

对，觉得使用片选信号不错！

pumpkin · 发表于 2009-12-22 11:03:01

如果RAM在FPGA内部，同时FPGA内部有3个模块需要访问它，不能使用3态逻辑，因为FPGA内部压根就没有这个东西。只能使用选通的方式，NIOS的avalon就是这么做的。
如果RAM在FPGA外部，同时FPGA内部有3个模块需要访问它，内部的3个模块的读写数据地址等信号需要用选通，然后在合成一组信号后通过3态buffer IO到外部RAM，因为IO block中有3态buffer。

wlgz01 · 发表于 2009-12-22 14:56:48

学习学习

求助，关于FPGA中的高阻态

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

浏览过的版块

站长推荐 /1