关于ModeSIM仿真问题

samsong

最近在学习ISE,发现ModeSIM在仿真ISE生成的元件（使用CORE GENERATE生成元件）有问题
请问如何解决？谢谢！

jackzhang

希望具体一些，一般是你的script文件中关于库的位置没有设置好

palladium

你说的问题是什么？是元件找不到？那就是你没有编译相应
的xilinx的库。

samsong

例如：使用CORE GENERATE IP产生一个双端口RAM，仿真时不能读出写入的数据。
请问如何在ModeSIM中编辑Xilinx的库？

xierljy

既然斑竹不让给其他连接，转
If you have ISE 5.1 or ISE 5.2, the source code is already there when you install the software. See C:\Xilinx\vhdl\src. You can use compxlib command to compile everything for you. For details on compxlib, go to Xilinx support database, look for answer record 15338.
If you don't have the source code, try this:
http://support.xilinx.com/xlnx/xil_sw_updates_home.jsp?update=mxe_libs
You have to register first.

palladium

在modelsim菜单中选compile……，
编译xilinx/verilog/src/xincorelib（这个肯定写错了，但你找
目录就会很清楚），选中在core gen产生的.v（双口RAM行为模型）中用的的单元，
应该是B开头的。
你一次性把所有的编译在你的库中也可以。