在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3376|回复: 6

LVDS I/O mode of Altera's FPGA APEX 20KE and Cyclone

[复制链接]
发表于 2003-8-21 08:41:28 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
它们的LVDS是否可用?我们的实验结果表明不可用,技术支持也不建议使用,各位有无用过的,结论如何?
发表于 2003-8-21 10:31:38 | 显示全部楼层

LVDS I/O mode of Altera's FPGA APEX 20KE and Cyclone

这里问altera 的人还是很多的,看来必须招募一个altera高手做斑竹了。
发表于 2003-8-21 21:50:50 | 显示全部楼层

LVDS I/O mode of Altera's FPGA APEX 20KE and Cyclone

没用过
发表于 2003-8-21 22:10:36 | 显示全部楼层

LVDS I/O mode of Altera's FPGA APEX 20KE and Cyclone

可以用,我们公司有人做过。
 楼主| 发表于 2003-8-26 09:28:13 | 显示全部楼层

LVDS I/O mode of Altera's FPGA APEX 20KE and Cyclone

波形什么样,使用效果如何?速率多少?谢谢
发表于 2003-8-26 10:28:28 | 显示全部楼层

LVDS I/O mode of Altera's FPGA APEX 20KE and Cyclone

我刚才又咨询了一下,同事他们也是做了两种方案,用xilinx的方案已经通过,altera的方案因为板子还没到所以还没有测。而且他们用的也是LVPECL不是LVDS。
有所误导,抱歉!
发表于 2010-6-2 15:26:15 | 显示全部楼层
这个设计还是挺不容易的
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-24 14:37 , Processed in 0.019993 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表