自己做的一个运放的版图，高人给指点一下

zgzg8312 · 发表于 2007-9-19 21:51:12

提示: 作者被禁止或删除内容自动屏蔽

zgzg8312 · 发表于 2007-9-19 21:52:18

提示: 作者被禁止或删除内容自动屏蔽

swicap · 发表于 2007-9-19 23:23:20

最上边4个管子, PM0,2,5,7 的w不一致，这样的design不对
不能保证matching

恩.

wangbo0909 · 发表于 2007-9-20 08:06:48

顶呵呵

zgzg8312 · 发表于 2007-9-20 09:11:01

提示: 作者被禁止或删除内容自动屏蔽

hilpp5200 · 发表于 2007-9-20 09:13:32

版图是不是面积太大了，就是说管子不是那么紧凑。要是实际做产品的话，面积是很重要的。

swicap · 发表于 2007-9-20 10:52:30

看来你很相信书本。
这样的design，layout其实就不用看了。

原帖由 zgzg8312 于 2007-9-20 09:11 发表

那个是偏置电路，设计电路时从书本上借鉴的，书本上的都没有匹配。那从总体的布局来看，或者电路保护各方面来看
又没有什么大问题？？！！！！

zgzg8312 · 发表于 2007-9-20 13:00:25

提示: 作者被禁止或删除内容自动屏蔽

zgzg8312 · 发表于 2007-9-20 13:01:28

提示: 作者被禁止或删除内容自动屏蔽

swicap · 发表于 2007-9-20 13:46:20

真抱歉我说的严重了，
design和layout是一体的，design的时候就要考虑layout.
偏置电路的实质是电流镜，电流镜layout的关键问题就是失配，
在你的design里w不一样，没法用最好的方法做layout。

btw: 你的差分对管cross couple 画的不错

原帖由 zgzg8312 于 2007-9-20 13:00 发表

很打击自信心啊！！！！其实版图画出来，自己也有点不满意，就是布局不够紧凑，问题是不是出在设计上，管子的
宽长比没有充分的考虑好？！
还有，你说的上面4个管子，我看清楚了，偏置电路和负载电路为什 ...

zgzg8312 zgzg8312 当前离线积分 139 头像被屏蔽	发表于 2007-9-19 21:51:12 \| 显示全部楼层 \|阅读模式提示: 作者被禁止或删除内容自动屏蔽
zgzg8312 zgzg8312 当前离线积分 139 头像被屏蔽	相关帖子 • 建议上传的材料需写简介和建立评价机制 • 做3年研发，想转做FAE，一直犹豫不决，请大家给些意见？谢谢 • flat cell rom • 模拟电路与模拟IC的区别 • 个人意见：ASIC 前端功能验证等级与对应年薪划分 • Altium Designer 不如Protel99的好码？ • 初学FPGA 选XINLINX还是ALTERA？给个意见 • 10MHZ输入变成100MHZ输出
	回复举报

zgzg8312 zgzg8312 当前离线积分 139 头像被屏蔽	楼主\| 发表于 2007-9-19 21:52:18 \| 显示全部楼层提示: 作者被禁止或删除内容自动屏蔽
zgzg8312 zgzg8312 当前离线积分 139 头像被屏蔽	EETOP创芯人才网职位发布入口
	回复支持反对举报

zgzg8312 zgzg8312 当前离线积分 139 头像被屏蔽	楼主\| 发表于 2007-9-20 09:11:01 \| 显示全部楼层提示: 作者被禁止或删除内容自动屏蔽
zgzg8312 zgzg8312 当前离线积分 139 头像被屏蔽	EETOP创芯人才网简历投递入口
	回复支持反对举报

zgzg8312 zgzg8312 当前离线积分 139 头像被屏蔽	楼主\| 发表于 2007-9-20 13:00:25 \| 显示全部楼层提示: 作者被禁止或删除内容自动屏蔽
zgzg8312 zgzg8312 当前离线积分 139 头像被屏蔽	EETOP创芯人才网职位发布入口
	回复支持反对举报

zgzg8312 zgzg8312 当前离线积分 139 头像被屏蔽	楼主\| 发表于 2007-9-20 13:01:28 \| 显示全部楼层提示: 作者被禁止或删除内容自动屏蔽
zgzg8312 zgzg8312 当前离线积分 139 头像被屏蔽	EETOP创芯人才网简历投递入口
	回复支持反对举报

站长推荐 /2