非阻塞赋值（Non-blocking Assignment）是个伪需求

wjcdx

回复 9# 13hope

> 像是电平敏感always快内使用多个多个非阻塞赋值就没有意义，仿真结果不可信
昨天没看清楚，给的例子是边沿敏感。你说的是电平敏感。

其实，“电平敏感”这个词不准确，准确的说法是“电平变化敏感”：

   

        

            
1. always @(a, b, c)
   
2. begin
   
3.    if (a) begin
   
4.    end
   
5. end
           

   

    复制代码

这个并不是只在a为1时执行，在a为0时也执行。所以不是对a的高电平敏感，而是对a的电平变化敏感。

always在Verilog里面没有区分，在SystemVerilog里面区分的就比较细。上面的always在SystemVerilog里面应该是always_comb, 而不是always_seq，综合出来是组合电路，里面使用的是wire，而不是reg.

对wire使用非阻塞赋值是不正确的。这也是我为什么说在RTL建模时把NBA这个概念拿掉的原因：理解时容易混淆，使用时容易出错。

13hope

回复 10# wjcdx


   很细致的回复，基本都赞同。只是最后一点，GitHub上的代码是always @(posedge clk)内部，用了多个<=赋值当然没问题，综合后就是一堆DFF。

13hope

回复 10# wjcdx


   至于我说的“没意义”，比如下面代码，a “电平变化敏感” （双沿），首先，想描述的一定是组合逻辑。其次，语义上非阻塞赋值是在当前仿真step之后同时给temp和b赋值，也就是说a值改变触发该always，其第二条在对temp采样时，temp还未更新，所以b始终等于a上一次“变化前”的值。这个“行为”没有任何组合电路与之对应（组合电路没有记忆功能）。
always @(a) begin
  temp <= a;
  b <= temp;
end


至于综合后，b确实是一根wire直接连到a，temp可能被优化掉，但仿真结果与综合不一致。
Verilog非常容易写出仿真与综合行为不一致的电路，所以有很多guideline帮助构建可综合电路。

wjcdx

回复 13# 13hope

如果不存在NBA，可能就不会存在这样的问题了。
如果不存在NBA，则continuous和procedural assignment都只是简单的使用等号“=”来表示。

1.

   

        

            
1. always @(a) begin
   
2.   temp = a;
   
3.   b = temp;
   
4. end
           

   

    复制代码

这样的写法意思是，如果a变化，则把a的值赋值给temp, 然后在把temp的值赋值给b。
这是简单的组合逻辑，可以化简为：

   

        

            
1. assign b = a;
           

   

    复制代码

2. 如果想让b每次都取a上一次的值，则可以写成：

   

        

            
1. always @(a) begin
   
2.   b = temp;
   
3.   temp = a;
   
4. end
           

   

    复制代码

仿真和综合针对这个写法，不清楚是否一致？

仿真器想必不会出错，综合器如何决定这两条赋值语句能否调换顺序呢？要做数据流分析。
如果两条赋值语句各自的left hand side与对方的right hand side存在关联，或者反过来存在关联的话，就说明存在顺序关系。如果没有，则不存在顺序关系，两条赋值语句可以分开综合。

综合器把这个事情做了以后，就可以把建模人员解放出来，只关心值的传递这个核心问题即可，
而不用考虑仿真时值如何赋值，综合后电路如何赋值，这样的问题。

建模人员保证值传递的逻辑时正确的。仿真器保证仿真的正确性，综合器保证综合出的电路符合模型要求的值传递逻辑。
各司其职，正确的人做正确的事，专业的人做各自专业领域的事，这样可以减少出错。

当然，建模人员了解仿真器和综合器的工作原理是有益的。

回到这个例子上来，如果建模人员考虑的是变量之间的值如何传递，
而不是仿真时什么时候采样，什么时候赋值，出错的可能性就小多了。