在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: yuquan216

[资料] SystemVerilog Testbench lab培训文档及代码

[复制链接]
发表于 2021-9-11 00:50:19 | 显示全部楼层
没有文档,亲测
发表于 2021-9-14 10:58:42 | 显示全部楼层
感谢分享。
发表于 2021-10-2 16:03:46 | 显示全部楼层
谢谢分享 。。。。
发表于 2021-10-2 16:59:10 | 显示全部楼层
thanks
发表于 2021-11-4 14:49:13 | 显示全部楼层
没有文档啊
发表于 2022-1-7 00:12:57 | 显示全部楼层
谢谢分享
 楼主| 发表于 2022-3-26 11:54:07 | 显示全部楼层


aixuexidewa 发表于 2020-3-1 18:52
这里面有文档??


不好意思,现在才看到,文档补上
发表于 2022-3-27 08:30:51 | 显示全部楼层
看着很不错 谢谢分享
发表于 2022-3-30 09:22:08 | 显示全部楼层
goooooooood
发表于 2022-3-30 10:31:20 | 显示全部楼层
看了下,是synopsys的lab源码和帮助文档,不错不错~谢谢楼主分享
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-27 17:38 , Processed in 0.020452 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表