关于ICC生成的版图，用calibre进行DRC检查时发现过孔间距过小

悠闲的贱贱君 · 发表于 2018-8-7 12:40:40

回复 10# xingyun620

那个黄色高亮的应该是过孔，不是我打的，是Cell自带的 InkedTIM截图20180807124241_LI.jpg

，因为这个玩意儿没有对齐，导致报的间距过小。所以现在我有点蒙蔽。十分感谢你的回答。

xingyun620 · 发表于 2018-8-7 12:48:23

回复 11# 悠闲的贱贱君

能不能在ICC里把pin打开，只开M1，看看cell怎么出的pin。

悠闲的贱贱君 · 发表于 2018-8-7 13:03:47

回复 12# xingyun620

额，大佬，什么意思？是不是看cell在m1怎么连接pin的？

xingyun620 · 发表于 2018-8-7 13:10:59

回复 13# 悠闲的贱贱君

ICC左侧有控制面板，没有的话按F8

悠闲的贱贱君 · 发表于 2018-8-7 13:34:13

回复 14# xingyun620

TIM截图20180807133824.png

大佬，是这个吗？我问了下别人，他们说那个不是power的via，是连接到aa层的东西

悠闲的贱贱君 · 发表于 2018-8-7 13:37:55

回复 14# xingyun620

放在最后calibre报的via间距太密，就说cell上自带的via没对齐，导致的间距过密

xingyun620 · 发表于 2018-8-7 13:49:07

你在ICC里可以把calibre跑的DRC db file读进去，看看位置在哪，你说没对齐是跟谁没对齐。。
ICC右上角，calibre，start RVE

悠闲的贱贱君 · 发表于 2018-8-7 15:17:14

回复 17# xingyun620

大佬。。我的icc没有集成calibre，使用我用坐标找到了其中一处， TIM截图20180807152034.png

，表白的cell就是错位的cell，能看见他和stdfiller中间有个小缝。我问了问，有可能是因为我用的厂商工艺库造成的。十分感谢大佬的回答

xingyun620 · 发表于 2018-8-7 15:49:10

本帖最后由 xingyun620 于 2018-8-7 15:50 编辑

回复 18# 悠闲的贱贱君

所以filler没填满吗？你最小的filler是多大，row的site是多大，如果最小的filler不能保证填满，比如没有1x的filler，那你在place的时候就要设置placement spacing rule，保证std cell之间没有1x的gap。填filler要从大往小填

悠闲的贱贱君 · 发表于 2018-8-7 16:41:31

回复 19# xingyun620

好像和我用的参考库有点关系，并且是填filler的顺序错了，我先placement后填filler。应该按你说的在布局前先填filler，谢谢

[求助] 关于ICC生成的版图，用calibre进行DRC检查时发现过孔间距过小

站长推荐 /2