在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 4239|回复: 5

[求助] 关于门电路latch up 问题

[复制链接]
发表于 2018-7-16 17:03:36 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
请问绘制门电路版图的时候大多数是PMOS NMOS靠的很近,并且只在两端打上相应的少子guardring,如INV一般绘制版图的只是在两端打上guardring,并没有完全把pmos nmos包围起来,这样做不是不利于Latch up 的防御吗?为什么不全包起来 是考虑到面积的影响吗。

1

1
发表于 2018-7-16 18:51:52 | 显示全部楼层
这就是一个开关的事情。。。一般面积能多省就多省
发表于 2018-7-16 20:10:20 | 显示全部楼层
这才多大点电流,要衬底电流和到PICKUP的电阻乘积大于0.7V,把寄生的PN节开启,才会引起LATCHUP。

对应LATCH UP,设计规则里面会有详细的规定。你画的这种基本单元的,很多还不画体引出呢,有专门的PICKUP CELL,隔一定距离放一个就够了。

65nm的台积电的设计规则,这种逻辑CELL区域LATCH UP应该是30um内有体引出就没问题。IO区域,非常大的管子,会引起大的衬底电流的地方,才是要小心LATCH UP的地方。
 楼主| 发表于 2018-7-17 09:48:46 | 显示全部楼层
回复 3# andyfan


   学到了 谢谢!
发表于 2018-7-19 22:31:26 | 显示全部楼层
电流小,靠的近,不具备触发条件。
发表于 2018-12-28 09:34:14 | 显示全部楼层
三楼正解
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-23 21:41 , Processed in 0.019137 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表