在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2869|回复: 5

[求助] encounter中MMMC-RC Corners设置问题

[复制链接]
发表于 2018-6-23 14:17:56 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
WARN:The via resistance between layers M1 and M2 is not defined in the capacitance table file.The via resistance of 5 0hms defined in the LEF technology file will be used as via resistane between these layers.
在导入设计时,Captbl导入后出现如上警告,这个可以忽略吗?还有0hms这个是单位吗?
 楼主| 发表于 2018-6-29 09:17:22 | 显示全部楼层
有人帮忙回答吗?
 楼主| 发表于 2018-6-30 09:50:11 | 显示全部楼层
哎,沉了沉了
发表于 2018-7-3 17:25:42 | 显示全部楼层
先說明,我沒有遇到過這個問題,但是我的理解是,你的lef文件中是不是有自己添加的via沒有定義電阻值?ohms是歐姆
 楼主| 发表于 2018-7-3 17:39:38 | 显示全部楼层
回复 4# Roxina

  lef文件中via的定义:
LAYER VIA12
     TYPE CUT;
END VIA12
   
VIA via1 DEFAULT
     RESISTANCE 5.0000E+00
     LEAYER METAL1;
       RECT -0.190 -0.140 0190 0.140
     LEAYER VIA12;       RECT -0.130 -0.130 0130 0.130
     LEAYER METAL2;       RECT -0.190 -0.140 0190 0.140

lef文件里面和captbl文件里面定义有冲突吗?
 楼主| 发表于 2018-7-24 21:02:20 | 显示全部楼层
我已经解决这个问题了,我用最原始的ict文件重新生成了captbl文件,这种情况下没有这种警告。应该是这个captbl文件有问题
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-23 16:06 , Processed in 0.021056 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表