MCU wafer测试原理

wrhwindboy

各位大哥，M0系列的MCU的Wafer 测试的时候程序一般是下载到SRAM进行再进行测试模式的测试吗？如果下载到SRAM，是通过SWD下载吗？还是通过其他什么东西IP模块下载？

如果是通过SWD下载，由于SWD的clock和我们测试时的系统时钟是一般是异步的，swd时钟要比系统时钟慢。
那问题就来了，在测试机台上，如果测试pattern里面有pin脚状态的比较，由于异步会造成比较出错，
不知道怎么处理，非常疑惑。
还希望大神给解答。

mbok

只是功能测试不是生产测试吗？没有加DFT吗？

wrhwindboy

回复 2# mbok


   DFT测试是另外的模式，由工具产生pattern。我想知道怎么做功能测试，比如trim BANDGAP ， OSC等，程序放在哪边，怎么下载，下载后怎么跑。

andy2000a

回复 3# wrhwindboy


    一般会藏BIST(DFT) . 至於进 TEST MODE 一般靠 IO , 有些会利用 PWM IO  当进MODE 用 .
不做这方面, 但听朋友说过 ,  给某些特殊 pattern ,进 test mode .
  但不可以当IC 正常使用务触到 ,
会打出须要看信号 , 可能 TEST MODE 会很多类 mode1 mode2 mode3 ...
其一是 打出  BANDGAP 电压 , osc clock .. 反正MCU 很多脚可PIN 打出来 CP 测 .
CP1  measure -> laser -> CP2  

另一种是 real mode , CP 烧CODE 到 MCU FLASH .
但因CLOCK 跑起来花时间 , 一般比较不会如此测 ,

wrhwindboy

回复 4# andy2000a


   如果是code 在CP的时候program到 eflash，由于eflash的参考电压是LDO提供的，我们需要trim LDO，那万一在改变LDO的trim值时 ，把LDO的输出电压trim太低了，eflash不能正常工作了怎么办？
这个是我对把 CP code放 eflash进行测试最大疑惑。

andy2000a

回复 5# wrhwindboy


   
其他人如何做 我不知, 但一般如 trim 会影响 clock current , 一般都会
FORCE
假设CHIP 有 probe_Pad = 3.5V  时 VBG =target ,
measure Probe_PAD 就知 bandgap 须 trim 多少  到 3.5v

当测 clock , force =3.5v   trim clock
当测 current  force =3.5v   trim bias current

eFuse 参考电压是LDO提供的 ??
如果是说 eFuse power 由 LDO 来 .
那跟前面一样 , 使用 efuse 时一定 force power 是可让 efuse 会动,
另外在把 LDO trim 正确电压 .

一般不会 trim 2 次 太花钱  , 最糟的方式是 trim LDO   
後在 trim 其他 , 但一般不会如此, 就跟 laser fuse 一般不会设计程两排 , 除非 die 放不下 .

你们 eFuse 是自己设计 ? 还是使用 otp fuse ?
烧poly.metal efuse 电流要不小

wrhwindboy

回复  wrhwindboy
   
其他人如何做 我不知, 但一般如 trim 会影响 clock current , 一般都会
FO ...
andy2000a 发表于 2018-6-19 17:45

                               
登录/注册后可看大图

我们是用eflash，eflash的电压是LDO提供的，LDO的电压由BGR来决定，只要把BGR的输出trim准了，LDO的输出就准确了。那我可以直接Force LDO的输出到想要的电压值比如1.8V 或者1.2V。
然后调节 BGR的trim值，同时观察 BGR的输出？达到目标值就表示BGR/LDO trim完成了？